­　　北京時間12月12日晚，Intel在圣克拉拉舉辦了架構(gòu)日活動。在五個小時的演講中，Intel揭開了2021年CPU架構(gòu)路線圖、下一代核心顯卡、圖形業(yè)務(wù)的未來、全新3D封裝技術(shù)，甚至部分2019年處理器新架構(gòu)的面紗。

­　　姍姍來遲的消費級CPU路線圖

­　　近一段時間以來，業(yè)界一直非常期待看到Intel未來的架構(gòu)路線圖，但自Skylake以來卻一直處于猶抱琵琶半遮面的狀態(tài)。最近幾個月Intel簡單公布了一部分數(shù)據(jù)中心產(chǎn)品路線圖，包括Cascade Lake，Cooper Lake和Ice Lake以及未來幾代，但消費級產(chǎn)品卻依舊難產(chǎn)。

­　　在本次架構(gòu)日活動上，Intel終于帶來了消費級的PC處理器架構(gòu)路線圖和Atom架構(gòu)路線圖。

­　　在高性能的Core系列產(chǎn)品線上，Intel列出了未來三年內(nèi)的三個新代號：Sunny Cove、Willow Cove和Golden Cove，其中離我們最近的Sunny Cove將于2019年上市（PS：你猜會不會鴿^_^）。

­　　據(jù)悉，Sunny Cove架構(gòu)旨在提高通用計算任務(wù)下每時鐘計算性能和降低功耗，將擁有AVX-512單元，并包含了可加速人工智能和加密等專用計算任務(wù)的新功能，將成為Intel下一代PC和服務(wù)器處理器的基礎(chǔ)架構(gòu)。

­　　隨后的Willow Cove在路線圖上位于2020年，很可能也是10nm。Intel將此處的重點列為緩存重新設(shè)計（可能意味著L1/L2調(diào)整）、新的晶體管優(yōu)化（基于制造）以及其他安全功能，可能是指新一類側(cè)信道攻擊的進一步增強。

­　　Golden Cove則位于圖表中的2021年，工藝制程仍是一個問號，可能是10nm也可能是7nm，Intel將進一步提升其單線程性能和人工智能性能，并在核心設(shè)計中增加了潛在的網(wǎng)絡(luò)和AI功能，安全特性看起來也得到了提升。

­　　Atom系列低功耗處理器的架構(gòu)路線圖比酷睿系列的節(jié)奏慢，考慮到其歷史，這并不奇怪。鑒于Atom必須適應(yīng)各種設(shè)備，業(yè)界更多的是期望產(chǎn)品能夠提供更廣泛的功能，尤其是SoC方面。

­　　即將在2019年推出的架構(gòu)名為Tremont，專注于單線程性能、網(wǎng)絡(luò)服務(wù)器性能以及電池續(xù)航時間的提升。緊隨Tremont之后的將是Gracemont，Intel將其列為2021年的產(chǎn)品，可能會擁有更寬的矢量處理單元或支持新的矢量指令。

­　　從路線圖上看，Gracemont之后還會有一款“XXXmont”系列核心，Intel正在研究這款新內(nèi)核在2023年時可能具備的性能、頻率和特性。

­　　上面這些是架構(gòu)的名稱，而實際產(chǎn)品可能可能會有另外的代號，也就是酷睿系列近些年來一直使用的“XXX-Lake”命名，比如代號為Ice Lake的處理器就是由Sunny Cove架構(gòu)的CPU內(nèi)核與Gen11核心顯卡聯(lián)合構(gòu)成。

­　　活動中的另一個值得關(guān)注的消息是，Intel未來的架構(gòu)很可能與工藝制程脫離關(guān)系。Raja Koduri和Murthy Renduchintala博士解釋稱，為了讓產(chǎn)品線擁有一定的彈性，未來這些架構(gòu)的最新產(chǎn)品將以當時可用的最佳工藝制程推向市場。

­　　雖然沒有明說，但雷鋒網(wǎng)認為這應(yīng)該意味著目前已經(jīng)名存實亡的“Tick-Tock”策略徹底被掃進了歷史的垃圾桶，未來某些核心設(shè)計跨越不同制程的情況可能會成為常態(tài)。

­　　窺探Sunny Cove架構(gòu)

­　　每次聽到全新處理器架構(gòu)的消息時，大家最期待的都是對于新架構(gòu)的詳細分析，以及相對前代的變化情況。

­　　自Skylake于2015年首次推出以來，到目前為止Intel已經(jīng)推出了Kaby Lake、Coffee Lake和Coffee Lake三代小改款，由于每代提升都不大，被玩家戲稱為“擠牙膏”。雖然這次Intel展示了全新的Sunny Cove架構(gòu)，但遺憾的是其信息還不夠全面，主要集中在架構(gòu)設(shè)計的后端部分。

­　　Intel將其微體系結(jié)構(gòu)更新分為兩個不同的部分：通用性能提升和特殊用途性能提升，通用性能提升指原始IPC（每時鐘指令）吞吐量或頻率增加，IPC的增加可能來自核心更寬（每個時鐘執(zhí)行指令更多）、更深（每個時鐘更多并行）或更智能（通過前端更好的數(shù)據(jù)傳輸），而頻率通常是實現(xiàn)和過程的函數(shù)，而特殊用途性能提升可以通過其他加速方法（如專用IP或?qū)Ｓ弥噶睿﹣砀倪M特定方案中使用的某些工作負載。

­　　據(jù)悉，Sunny Cove在通用性能和特殊用途性能兩個方面有著全方位的提升。在架構(gòu)的后端部分，Intel已經(jīng)做了包括增加高速緩存大小、增加核心執(zhí)行寬度、增加L1存儲帶寬等改進。

­　　Sunny Cove架構(gòu)的L1數(shù)據(jù)緩存從32KB升級為48KB，通常當緩存容量增大時，緩存未命中的概率將以平方根的比例降低，因此Sunny Cove架構(gòu)的L1緩存未命中率理論上可減少22％。同時Sunny Cove架構(gòu)Core和Xeon處理器的L2緩存也將分別比目前的256KB和1MB有所增加，具體容量尚未可知。

­　　此外，微操作（uOp）緩存和二級TLB雖然不屬于后端，但其容量也都相比目前有所增加，這將有助于機器地址轉(zhuǎn)換。圖中還可以看到一些其他更改，例如執(zhí)行端口從8增加到10，允許一次從調(diào)度程序中獲得更多指令；重排序緩沖區(qū)的調(diào)度也從每個周期4條指令增加到5條指令；端口4和端口9鏈接到了一個循環(huán)數(shù)據(jù)存儲，使帶寬加倍，但AGU存儲功能也增加了一倍，這將有助于增加L1-D大小。

­　　Sunny Cove架構(gòu)的執(zhí)行端口也發(fā)生了重大變化，詳情見下圖：

­　　我們看到Intel為核心的整數(shù)部分配備了更多LEA單元，以幫助進行內(nèi)存尋址計算，可能有助于通過需要頻繁內(nèi)存計算的安全緩解來幫助改善性能損失，或者幫助提供具有恒定偏移的高性能陣列代碼。端口1從Skylake端口5獲取MUL（乘法）單元，可能用于重新平衡，但此處還有一個整數(shù)分頻器單元。這是一個小小的調(diào)整，Cannon Lake在其設(shè)計中也有一個64位IDIV（帶符號整數(shù)除法）單元，在這種情況下，它將64位整數(shù)除法從97個時鐘（混合指令）降低到18個時鐘，Sunny Cove可能與之類似。

­　　在整數(shù)運算單元方面，端口5的乘法單元已成為“MulHi”單元，在其他架構(gòu)中，它會在寄存器中留下最重要的半字節(jié)以便進一步使用，但目前不能確定它在Sunny Cove核心中的位置究竟是什么。

­　　在浮點運算單元方面，Intel增加了洗牌資源，這是出于消除代碼中瓶頸的考慮。Intel沒有在核心的浮點運算部分說明FMA（熔加運算）的功能，但既然核心內(nèi)有一個AVX-512單元，這些FMA中就應(yīng)至少有一個與之交互。Cannon Lake只有一個512位的FMA，這個FMA很可能在這里，而Xeon的可擴展版本可能會有兩個FMA。